SOIPIX 量子イメージング研究会 2024

# PN-Body Tied SOI-FET 及び Cyro-CMOSの研究進捗

#### 金沢工業大学 森貴之,井田次郎







Steep Slope DeviceであるPN-Body Tied SOI-FETと極低温下のSOI MOSFETについて研究 (Cryo-CMOS)



# PN-Body Tied SOI-FET







**Everything connects to the Internet.** 







**Everything connects to the Internet.** 



# 極低消費電力LSIの必要性



大規模集積回路 (Large-Scale Integrated circuit : LSI)を 極低消費電力(バッテリーレス)で動作させなければならない



## 極低消費電力化に向けた MOSFET SS急峻化の必要性

#### Low supply voltage ( $V_{DD}$ ) needs for low-power LSI



LSIの極低消費電力化にはSSの更なる急峻化が必要だが 従来のMOSFETには SSの理論下限が存在



### 極低消費電力化に向けた MOSFET SS急峻化の必要性





#### **Power consumption of LSI**

 $P_{\text{active}} \propto f \cdot C_{\text{load}} \cdot V_{\text{DD}}^2$ 

 $P_{\text{standby}} \propto I_{\text{leak}} \cdot V_{\text{DD}}$ 

#### **Conventional MOSFET fundamental SS limitation (room temp.)**

$$S = n \frac{kT}{q} \ln 10 \approx \frac{60 \text{ (mV/dec)}}{n}$$
$$n = 1 + \frac{C_D}{C_{OX}}$$

**Theoretical Limit** 

LSIの極低消費電力化にはSSの更なる急峻化が必要だが 従来のMOSFETには SSの理論下限が存在



### Steep subthreshold slope device



#### Steep Subthreshold Slope (SS) Device 従来のMOSFETとは異なる動作原理によるスイッチングが必要



# PN-Body Tied (PNBT) SOI-FET



#### **PNBT SOI-FET**

We proposed PN-Body Tied (PNBT) SOI-FET which has a **symmetry S/D** and demonstrated that PNBT SOI-FET has steep SS with **low drain voltage**  $V_d$  (= 0.1 V).



# PN-Body Tied (PNBT) SOI-FET



We proposed PN-Body Tied (PNBT) SOI-FET which has a **symmetry S/D** and demonstrated that PNBT SOI-FET has steep SS with **low drain voltage**  $V_d$  (= 0.1 V).



動作原理・デバイスパラメータ依存性の例





## PNBT SOI-FETの進歩



SG・DG PNBT SOI-FETにおけるArイオン注入効果とGCCI SOI-Trについて紹介



# Issue of PNBT SOI-FET | Hysteresis characteristics





# Channel potential is maintained by accumulated carriers.



Arイオン注入によるヒステリシス制御

Decreasing (controlling) hysteresis characteristics is necessary.



show Ar-ion implantation effect on single-gate and dual-gate PNBT SOI-FETs.



Arイオン注入の効果





# Single-gate PNBT SOI-FET | no dose



# Single-gate PNBT SOI-FET | with dose

R. Ito et al., IIT 2024.



# Single-gate PNBT SOI-FET | with dose

R. Ito et al., IIT 2024.



# Dual-gate PNBT SOI-FET | with dose



DG PNBT SOI-FET has an additional 2<sup>nd</sup> gate which can control potential of N-body region.



**Steep SS occur without hysteresis !** 

# Dual-gate PNBT SOI-FET | with dose

R. Ito et al., IIT 2024.



# Gate-Controlled Carrier-Injection SOI-Tr

H. Yonezaki et al., EDTM 2024



DG PNBT SOI-FETの2nd GateをメインのGateとして扱う(1st GateはFloating) 使用端子数減、制御の単純化が見込める



## GCCI SOI-Tr 伝達特性



## PNBT SOI-FETを用いた極低消費電力アプリケーション例



# 環境発電用整流デバイスの研究



# PNBT Diodeを用いた半波整流実験



# Cryo-CMOS



# 極低温CMOS回路用デバイスの研究



# 極低温CMOS回路用デバイスの研究



### SOI-FETへの期待 | 極低温下におけるしきい値の制御



Gate Voltage (V)

#### 極低温環境下では電気的特性が変動



#### SOI-FETの基板バイアスによって制御



### SOI-FETへの期待 | 極低温下におけるしきい値の制御



基板バイアスによりしきい値を制御することで電源電圧を低減し低消費電力化する



### SOI-FETの懸念点



#### ・**フローティングボディ効果の影響** 基板が浮いている(フローティングボディ)ためキャリ アの蓄積やそれに付随した履歴効果が起こる

#### ・Si/Box側界面の影響

Bulk MOSFETに対して埋め込み酸化膜(Box)側にも界面が できる

・熱の影響

SOI-FETでは放熱がBoxによって妨げられるため 自己加熱効果 (Self-Heating) の影響が大きくなる

### 上記の影響が<mark>極低温下</mark>ではどうなる?



正の基板バイアス依存性(履歴効果)

R. Ri et al., EuroSOI-ULIS, pp. 1–2, May 2024.

33



負の基板バイアス依存性



チャネル不純物濃度依存性



チャネル不純物濃度:LVt > ULVt

FD-SOIの理想的なボディ効果係数γと比較すると半分程度の傾き(シフト量)になっている ULVt(LVtより完全空乏化しやすいはず)でも低温になると傾き悪くなりほぼ一定に



## ボディ効果係数変動の想定原因



### <想定要因> **フリーズアウト?**によって Box下の空乏層容量が変動→ボディ効果係数yが変動?

(c) 0.5

 $\sum_{i=0.2}^{0.3}$ 

0.4

0.3

0.1

-3

300

<del>O-</del> 150K

<del>) 7</del>0K

-2

5417-5423, Oct. 2022.

30K

0

V<sub>bg</sub> [V]

F. A. Mamun, et al., IEEE T-ED, vol. 69, no. 10, pp.

2

3

240K

先行研究では温度によるyへの影響はほとんど無い →プロセス依存?



"The measured GO2 body-factors at 4.3 K are close to the room temperature values: 183 and 178 mV/V for NMOS and PMOS, respectively."

H. Bohuslavskyi, Doctoral thesis, p. 77, Université Grenoble Alpes, 2019.

- <先行研究との違い>
- ・Si膜厚、Box膜厚(先行研究はより薄い)
- ・裏面不純物ドープ(しきい値制御用のドープ有?)



まとめ

PN-Body Tied SOI-FETとCryo-CMOSの研究進捗について紹介

<PNBT SOI-FET>

- ・Arイオン注入によるヒステリシス制御
  - →DG PNBT SOI-FETにおいて、ヒステリシスを抑えつつsteep SSを実現
- ・PNBT Diodeの整流特性
  →逆方向バイアス時にも過渡的に電流が流れてしまう現象について解析

<Cryo-CMOS>

・極低温下における基板バイアス時の挙動
 →正バイアス時は履歴効果、負バイアス時は基板バイアス効果係数の変動が発生

