Description
https://zoom.us/j/96957674616?pwd=U1ZINTRqZW54NXNZNmx2d244TkhvZz09
遅延回路を使用した中性子2次元検出器を動作させるために、遅延回路を模擬したテスト回路と、遅延測定回路の開発を行った。最低でも、2nsの時間分解能で、500ns間を検出できる必要がある。
今までに開発してきている、多入力TDC（DOI 10.1109/TNS.2021.3084144）を応用した。PET開発実験用で、62.5psの時間分解能を持つ128チャンネルのボードである。4チャンネルしか使用しないため、比較的簡単に開発できた。テスト回路は、2ns遅延素子をX軸に119個、Y軸に84個つなげた。それぞれに16点と11点で電荷を供給できるようにし、約3pCの電荷で2次元画像が得られることが確認できた。TDCの原理、遅延回路の原理、測定結果について報告したい。
核融合研究のための高温プラズマ加熱装置として、中性粒子加熱装置がある。当所では本加熱装置に高周波イオン源を適用するための学理的研究を行っている。これに必要なプラズマ放電を励起させるための発振器の仕様は供給電力1.2kW、周波数13.56MHzである。発振器と放電用誘導コイル間にはインピーダンス整合をとるための自動整合器が用いられる。今回この整合器（アステック社製、DH-30-02A）の制御部PICマイコンが破損し、内臓プログラムも消失する故障が発生した。また外注修理も困難であったため当所で行っている修理についての経過を報告する。
筆者らは2021年、電子軌道可視化法の開発を行っている研究者からの依頼で、マイクロチャンネルプレート(MCP)とディレイラインアノードより得られる信号を受けて所定の論理演算を行う多重同時計測回路を開発した。ディレイラインからはランダムな間隔で発生する数ns幅の短いパルスとこのパルスから遅れて発生する1μs幅の長いパルスの組み合わせが出力されており、これにMCPからの信号を加えた13本の信号が回路に入力される。このような一定の規則を持った高速な繰り返し信号処理にはCPLDやFPGAが適している。今回は、市販されている小型FPGAボードを用いてこれら入力信号を模したパルスジェネレータを製作したので報告する。
