Speaker
佐藤 節夫
(高エネルギー加速器研究機構 物質構造科学研究所)
Description
遅延回路を使用した中性子2次元検出器を動作させるために、遅延回路を模擬したテスト回路と、遅延測定回路の開発を行った。最低でも、2nsの時間分解能で、500ns間を検出できる必要がある。
今までに開発してきている、多入力TDC（DOI 10.1109/TNS.2021.3084144）を応用した。PET開発実験用で、62.5psの時間分解能を持つ128チャンネルのボードである。4チャンネルしか使用しないため、比較的簡単に開発できた。テスト回路は、2ns遅延素子をX軸に119個、Y軸に84個つなげた。それぞれに16点と11点で電荷を供給できるようにし、約3pCの電荷で2次元画像が得られることが確認できた。TDCの原理、遅延回路の原理、測定結果について報告したい。
